Sie sind hier: HomeThemenSmart ComponentsHalbleiter

CSEM: 2,5 µW/MHz: 32-Bit-Controller mit geringster Leistungsaufnahme

Mit einer Leistungsaufnahme von nur 2,5 µW/MHz hat CSEM einen Weltrekord für 32-Bit-RISC-Controller aufgestellt.

2,5 µW/MHz erreicht ein 32-Bit-RISC-Controller, der auf Basis der neuen Technik von CSEM und MIFS entworfen wurde. Ein komplettes Designsystem einschließlich einem Process Design Kit (PDK) mit allen Bibliotheken und wichtigen analogen IP-Blöcken ist Bildquelle: © CSEM

2,5 µW/MHz erreicht ein 32-Bit-RISC-Controller, der auf Basis der neuen Technik von CSEM und MIFS entworfen wurde. Ein komplettes Designsystem einschließlich einem Process Design Kit (PDK) mit allen Bibliotheken und wichtigen analogen IP-Blöcken ist ab sofort erhältlich.

Gefertigt werden die RSIC-Controller mit Hilfe eines 55-nm-CMOS-Prozesses. Dazu hat CSEM mit Wafer-Hersteller Mie Fujitsu Semiconductor (MIFS) zusammen gearbeitet. CSEM brachte seine langjährige Erfahrung in der Entwicklung von Ultra-Low-Power-ASICs ein, MIFS die eigene stromsparende  (ELP) DDC-Technologie. 

Was die Kombination beider Techniken vermag, zeigt der das Beispiel des 32-Bit-RISC-Controllers, der sich mit einer Leitungsaufnahme von nur 2,5 µW/MHz zufrieden gibt. Ein komplettes Process Design Kit (PDK) sowie eine Reihe von Silizium-geprüften Mixed-Signal-IPs sind jetzt erhältlich. Der Controller arbeitet mit einer »Near-Threshold«-Spannung von 0,5 V. Diese Spannung zu senken, ist entscheidend, weil sie quadratisch in die Leistungsaufnahme eingeht.

Eine möglichst niedrige Leistungsaufnahme ist wesentlich für Controller, die im Internet der Dinge (IoT) Einsatz finden sollen. Denn die Batterien sollten eine lange Lebensdauer erreichen und möglichst klein sein. Damit wäre es möglich, winzige Sensorknoten mit Controller und Funkreinheit zu realisieren, die über längere Zeit autonom arbeiten könnten. Am schönsten wäre es, wenn die Batterien gleich durch Energy-Harvesting-Einheiten ersetzt oder zumindest ergänzt werden könnten. Solche winzige Sensorknoten werden deshalb auch als »Smart Dust« bezeichnet. Mit den neuen RISC-Prozessoren sind CSEM und MIFS dieser Vision ein Schritt näher gekommen. »Das Low-Voltage-Design wird für zukünftige IoT-Geräte ausschlaggebend sein«, sagt Alain-Serge Porret, Vice-President Integrated & Wireless Systems von CSEM. Ein komplettes Designsystem einschließlich einem Process Design Kit (PDK) mit allen Bibliotheken und wichtigen analogen IP-Blöcken ist ab sofort erhältlich.

Eine Voraussetzung dafür, die niedrigen Spannungswerte zu erhalten, ist die von MIFS entwickelte »Deeply Depleted Channel«-Technologie (DDC). Durch die Immunität gegen RDF (Random Dopant Fluctuation, zufällige Dotierstoffkonzentrationsstreuung) eignet sich DDC für den Niederspannungsbetrieb. Doch der Niederspannungsbetrieb unterliegt zudem Prozess-, Temperatur- und anderen Schwankungen. Um die Auswirkungen solcher Schwankungen zu reduzieren, haben CSEM und MIFS eine Reihe von Designtechniken umgesetzt und ein Body-Bias-basiertes Adaptive Dynamic Frequency Scaling (ADVbbFS) als eines der wichtigsten IPs implementiert.

»Durch die Kombination der ULP-Technologie von CSEM mit der DDC-Prozesstechnologie von MIFS können IoT-Chips entwickelt werden, die in Sachen Energieeffizienz unschlagbar sind«, sagt Keizaburo Yoshie, Senior Vice-President bei MIFS.