Sie sind hier: HomeThemenSmart ComponentsHalbleiter

Achronix: 7-nm-FPGAs mit Network on Chip

Die Speedster7t-FPGAs von Achronix sollen die bisherigen Engpässe von traditionellen FPGAs überwinden.

Achronix Bildquelle: © Achronix

Die Speedster7t-Familie im Überblick

Deshalb hat Achronix seine FPGAs mit einem neuen 2D-NoC (Network on Chip) und diversen MLPs (Machine-Learning-Processors) ausgestattet, um eine ASIC-ähnliche Leistung bei voller Programmierbarkeit zu ermöglichen.

Steve Mensor, Vice President of Marketing von Achronix, ist überzeugt: »Mit unseren Speedster7t-FPGAs, die mithilfe des 7-nm-FinFET-Prozesses von TSMC gefertigt werden, haben wir eine ganz neue Klasse von FPGAs geschaffen, denn sie kombiniert die FPGA-Flexibilität mit ASIC-Leistungsfähigkeit.« Mensor bezeichnet die neuen FPGAs kurzerhand mit FPGA+, um die Neuartigkeit zu untermauern. Mensor weiter: »Bereits heute können Entwickler mit einer Entwicklung starten; unsere ACE-Tools stehen zur Verfügung. Im vierten Quartal 2010 werden dann auch die ersten Bausteine und Boards verfügbar sein.«

Dass die neuen FPGAs speziell auf KI/ML-Anwendungen optimiert sind, hat den einfachen Hintergrund: Der Markt mit FPGAs in KI-Anwendungen soll enorm wachsen. Mensor zitiert in diesem Zusammenhang Zahlen von Semico Research, die besagen, dass die durchschnittliche Wachstumsrate pro Jahr (CAGR) zwischen 2018 und 2023 bei 38,4 Prozent liegen soll. Er verweist darüber hinaus auch auf Aussagen vom WSJ, in denen es heißt, dass die weltweiten KI-Investitionen von gut 20 Mrd. Dollar im letzten Jahr auf knapp 80 Mrd. Dollar im Jahr 2022 steigen sollen.

Gleichzeitig gibt es immer mehr Algorithmen für KI/ML-Anwendungen, die sich auch noch ständig ändern, sowie unterschiedliche Formate, von Gleitkomma mit 32 bit bis Integer mit 8 bit – alles ideale Voraussetzungen für den Einsatz von FPGAs, da Entwickler dank ihrer Programmierbarkeit einfach auf Veränderungen reagieren können. Aus seiner Sicht muss die Hardware aber natürlich nicht nur adaptierbar sein, sondern sie muss eine hohe Rechenleistung und schnelle Datentransfers ermöglichen sowie eine Speicherhierarchie nutzen, die neben internen Speichern auch eine direkte Anbindung an schnelle externe Speicher ermöglicht. Mensor weiter: »Bei der Entwicklung von Speedster7t haben wir uns zum Ziel gesetzt, die höchste Performance/Watt zu erreichen.«

Um diese Ziele zu erreichen, sei es notwendig gewesen, die bisherigen FPGA-Architekturen genau unter die Lupe zu nehmen und bisherige Flaschenhälse zu umgehen. Das Ergebnis dieser Untersuchung ergab, dass eine Fusion von ASIC- und FPGA-Technologien es ermöglicht, hohe Flexiblität und hohe Performance zu kombinieren.

Aus Mensors Sicht hat dieser Ansatz folgende Neuerungen erforderlich gemacht:

  • neue NoC-Routing-Struktur
  • neue MLPs
  • die Integration von Schnittstellen, mit den höchsten Übertragungsraten
  • die Anbindungsmöglichkeit von GDDR6-Speichern

»Traditionelle FPGAs mit DSP-Blöcken haben in Hinblick auf KI/ML-Anwendungen eine begrenzte Leistungsfähigkeit«, so Mensor weiter. Denn sie unterstützen typischerweise lediglich High-Precision-Floating-Point-Formate, sie benötigen externe LUTs (Look-up-Tables) und externen Speicher und die Performance ist durch das Routing begrenzt.