Fraunhofer-Projekt »SiC-WinS« erforscht Herstellungsmethoden für SiC-Bauelemente
SiC-Spannungswandler für intelligente Stromnetze
Hochvoltbauelemente aus dem Halbleitermaterial SiC eignen sich aufgrund ihrer guten physikalischen Eigenschaften für den Einsatz in Umrichtern im Mittelspannungsbereich (10 bis 13 kV). Ein Projekt des Fraunhofer IISB verbessert jetzt deren Qualität und Herstellungsverfahren.
Das Halbleitermaterial Siliziumkarbid ersetzt zunehmend Siliziumbauelemente in Wechselrichtern und Netzteilen. Auch bei Hochvoltbauelementen wären die Vorteile des Werkstoffes willkommen. Gesteigerte Energieeffizienz, kostensparender, kompakterer Schaltungsaufbau und weniger Komponenten für die Kühlung sprechen für das Material. Um die erforderliche Null-Fehler-Toleranz zu garantieren, entwickelt das Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB gemeinsam mit Partnern aus Forschung und Industrie deshalb verbesserte Herstellungsprozesse. Sie sollen garantieren, dass SiC-Bauelemente künftig auch den extremen Anforderungen bis 13 kV gewachsen sind.
Zur Herstellung so genannter PIN-Dioden auf SiC-Basis sind beispielsweise die nötigen technologischen Prozesse, Prüf- und Analyseverfahren erst noch zu entwickeln. Mit Förderung der Bayerischen Forschungsstiftung erforscht das Fraunhofer IISB gemeinsam mit der Intego GmbH, Infineon Technologies AG und dem Lehrstuhl für Angewandte Physik der Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU) die Herstellung dicker SiC-Epitaxieschichten, die SiC-Hochvoltbauelemente benötigen. Durch das Projekt sollen die Produktionskosten für diese Bauelemente erheblich gesenkt und die elektrischen und strukturellen Eigenschaften der Schichten erheblich verbessert werden.
Dank Zugabe von Chlorwasserstoff (HCl) beschleunigt und verbessert sich die Abscheidung der für die Bauelemente benötigten dicken SiC-Schichten. Diese Schichten werden in einem Reaktor bei Temperaturen von über 1550°C durch eine chemische Reaktion von gasförmigem Propan und Silan auf einem SiC-Wafer hergestellt. Die adressierten Sperrspannungsklassen bis 13kV benötigen Schichten mit Dicken von bis zu 100 µm und einer hohen Ladungsträgerlebensdauer. Normalerweise beträgt die Wachstumsrate dieser Schichten lediglich 10-20 µm pro Stunde. Der Prozess dauert also für die dicken Schichten etwa 5 bis 10 Stunden und ist damit extrem kostenintensiv. So hat die Epitaxie einen Anteil von etwa 60 Prozent an den gesamten Herstellungskosten der Bauelemente. Durch die Zugabe von HCl wird die Epitaxie wesentlich weiterentwickelt und letztlich kostengünstiger.
Ferner entwickelt das Forschungsteam ein schnelles, zerstörungsfreies Prüfungsverfahren, mit dem sich Materialfehler in SiC-Wafern zuverlässig erkennen lassen. Hierzu konstruieren die Erlanger einen sogenannten »Defektlumineszenz-Scanner«, der die relevanten Kristallfehler prozessbegleitend und zerstörungsfrei schon auf Wafer-Ebene erkennt.
Dr. Jochen Friedrich, Leiter der Abteilung Kristallzüchtung am Fraunhofer IISB sagt zu dem Forschungsvorhaben: »Auf Grund der langjährigen, konsequenten bayerischen und nationalen Förderpolitik nehmen die in Erlangen ansässigen Projektpartner eine internationale Spitzenposition in den Bereichen der SiC-Forschung und Entwicklung ein. Das SiC-WinS-Forschungsvorhaben trägt maßgeblich zu einer Festigung dieser Spitzenposition bei und wird die Kommerzialisierung von SiC voranbringen.«
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Crees zweite Generation von SiC-MOSFETs reduziert…
Ist Siliziumkarbid wirklich noch teurer als…
Fraunhofer IISB bereitet Weltraumexperiment…
Besseres Verständnis für Partikeleinbau bei…
